Directo de la empresahace 6 días
High-Speed Analog Layout Design Engineer
Senior3+ años
Este aviso fue publicado originalmente en inglés, así que es probable que necesites inglés para este puesto. La descripción puede estar traducida automáticamente al español; ante la duda, revisá el aviso original con el botón de postularte.
Empresa de comunicaciones busca Ingeniero/a de Diseño de Layout Analógico Senior para liderar el diseño de bloques IP analógicos y de señal mixta complejos para sistemas de comunicación óptica avanzados. Se requiere experiencia en tecnologías CMOS/FinFET, herramientas de diseño y verificación, y habilidades de liderazgo técnico y mentoría.
Por qué aplicar
Si sos un/a ingeniero/a de layout analógico con experiencia y ganas de liderar el diseño de circuitos para comunicaciones ópticas, este puesto en Córdoba es para vos. Podrás mentorizar y trabajar en proyectos de vanguardia en una modalidad híbrida.
Descripción del puesto
Buscamos un/a <strong>Ingeniero/a de Diseño de Layout Analógico Senior</strong> para liderar el diseño de layout de complejos bloques analógicos y de señal mixta que son el corazón de nuestros sistemas avanzados de comunicación óptica. Como miembro clave del equipo de diseño Analógico y de Señal Mixta (AMS), liderarás el desarrollo de layout de bloques críticos como ADCs, DACs, PLLs y otros circuitos analógicos/de señal mixta de alto rendimiento. Te comunicarás estrechamente con diseñadores de circuitos, equipos de CAD/PDK y otros ingenieros de layout para asegurar el éxito en la primera pasada de silicio. Este es un rol técnico práctico, ideal para alguien que prospera en un entorno dinámico y disfruta mentorizando a otros mientras contribuye directamente al desarrollo de chips de vanguardia. <strong>Responsabilidades Clave</strong> - Liderar y ser responsable del diseño físico de layout de macros analógicas/de señal mixta complejas (ej. ADCs, DACs, PLLs), desde el floor planning hasta la verificación final. - Colaborar estrechamente con diseñadores esquemáticos para crear soluciones de layout óptimas, considerando rendimiento, matching, simetría y confiabilidad. - Mentorizar y guiar a ingenieros/contratistas de layout junior en múltiples zonas horarias, aplicando las mejores prácticas en diseño y verificación de layout. - Realizar y depurar verificaciones completas de jerarquía LVS, DRC, PERC, ERC y otras verificaciones de signoff utilizando herramientas estándar de la industria (Pegasus, Calibre, etc.). - Contribuir a la planificación a nivel de chip, incluyendo floor planning de nivel superior, integración de bloques, implementación de la red de alimentación y ruteo de señales. - Participar en revisiones de diseño de layout y proporcionar liderazgo técnico para la calidad del layout, la completitud de la verificación y el cumplimiento de los plazos. - Apoyar iniciativas de automatización mediante scripting y personalización de herramientas (SKILL, TCL, Python es un plus). <strong>Calificaciones Requeridas</strong> - Mínimo 3 años de experiencia práctica en diseño de layout analógico/de señal mixta y en tecnologías CMOS/FinFET avanzadas. - Trayectoria comprobada en layout de macros IP de integración de nivel superior y preparación de IPs para entrega a Diseño Físico. - Liderazgo comprobado en la responsabilidad de macros IP de layout principales o layout a nivel de chip completo en nodos FinFET (TSMC preferido). - Al menos 1 año de experiencia con nodos de proceso FinFET de TSMC (N3, N5, N7 o N16). - Profundo entendimiento de la física de dispositivos, efectos dependientes del layout (LOD, WPE, OSE, LDE, etc.) y su impacto en el rendimiento del circuito. - Fuerte experiencia en las mejores prácticas de layout para matching de dispositivos, aislamiento de ruido, protección ESD, simetría y minimización de parásitos. - Dominio de floor planning, integración de bloques jerárquicos, estrategia de ruteo y diseño de redes de alimentación/tierra. - Experiencia con Cadence Virtuoso, Calibre, Pegasus y otras herramientas de layout y verificación. - Familiaridad con flujos de verificación de layout, incluyendo LVS, DRC, PERC, Density, DFM, ERC y reglas de Antenna. - Experiencia trabajando en entornos colaborativos con equipos internacionales y remotos. - Sólidas habilidades de documentación y comunicación, con capacidad para presentar claramente los trade-offs y el estado del layout a equipos multifuncionales. - Experiencia en el uso de sistemas de control de versiones para la gestión del diseño de layout. <strong>Calificaciones Preferidas</strong> - Experiencia en interfaces ópticas o analógicas de alta velocidad es un gran plus. - Conocimiento práctico de SKILL, TCL o Python para automatización de layout u optimización de flujos de diseño. - Capacidad comprobada para colaborar con equipos internacionales (EE. UU., Canadá, Argentina). - Fuertes habilidades organizativas con alta atención al detalle y seguimiento. - Capacidad para realizar múltiples tareas y priorizar en un entorno dinámico y de ritmo rápido. - Mentalidad proactiva, con ganas de aprender y excelentes habilidades para resolver problemas. <strong>Qué Ofrecemos</strong> - La oportunidad de desempeñar un rol fundamental en una startup de semiconductores de alto crecimiento. - Exposición a una amplia variedad de equipos multifuncionales. - Una cultura de equipo colaborativa e internacional donde se valoran las ideas y la iniciativa. - La oportunidad de crecer junto a Celero mientras escalamos y damos forma al futuro de nuestra industria. - Un rol fundamental en una startup de semiconductores de rápido crecimiento que está dando forma al futuro de la conectividad de IA y centros de datos.
Responsabilidades
- Liderar y ser responsable del diseño físico de macros analógicas/señal mixta complejas
- Colaborar con diseñadores esquemáticos para crear soluciones de layout óptimas
- Mentorizar y guiar a ingenieros de layout junior
- Realizar y depurar verificaciones LVS, DRC, PERC, ERC
- Contribuir a la planificación a nivel de chip
- Participar en revisiones de diseño de layout
- Apoyar iniciativas de automatización
Habilidades
Diseño de layout analógico/señal mixtaIntegración de IPVerificación de layoutFloor planningDiseño de redes de alimentaciónComunicación interfuncionalDocumentación técnicaGestión de revisiones de diseñoLiderazgo técnicoMentoríaColaboraciónAtención al detalleProactividadAprendizaje continuo
Beneficios
- Oportunidad de rol fundamental en startup de semiconductores de alto crecimiento
- Exposición a equipos multifuncionales
- Cultura de equipo internacional colaborativa
- Oportunidad de crecimiento profesional
- Moldeando el futuro de la industria
Trabajos similares
Más empleos de Tecnología y Sistemas en Córdoba
Explorar empleos relacionados
¿Te interesa empleos en Córdoba? Te avisamos por mail.