Ingeniero/a de Validación DVT

Empresa de telecomunicaciones busca un Ingeniero/a de Validación DVT Senior con experiencia en SerDes de alta velocidad y caracterización eléctrica para unirse a su división de Optical DSP. El rol se enfoca en la integridad eléctrica de ASICs Coherentes.

Descripción del puesto

Buscamos un Ingeniero Senior de DVT con profunda experiencia en High-Speed SerDes y Line-Side Electrical Characterization para unirse a nuestra división de Optical DSP. Este rol es un punto técnico crítico para asegurar la integridad eléctrica de nuestros Coherent ASICs, desde las interfaces Host-side (Client) hasta las rutas de datos analógicas Line-side (Optical Interface). El candidato seleccionado liderará la validación de las interfaces más avanzadas de la industria (112G/224G), proporcionando la estabilidad fundamental requerida para la transmisión coherente de multi-terabits. Serás responsable de definir estrategias de prueba, ejecutar caracterizaciones complejas de silicio y depurar la interfaz entre señales eléctricas de alta velocidad y el núcleo digital del DSP. Ubicaciones: Irvine, California, Estados Unidos y Córdoba, Córdoba, Argentina. Qué harás: - Validación de Host-Side SerDes: Liderar la caracterización post-silicio de SerDes multi-lane (112G/224G) en todas las condiciones PVT, enfocándose en Bit Error Rate (BER), tolerancia a jitter y ecualización adaptativa (CTLE, DFE). - Caracterización Eléctrica Line-Side: Validar la interfaz analógica de alta velocidad entre el DSP y el Optical Front End (OFE). Caracterizar las rutas DAC-to-Modulator y TIA-to-ADC en cuanto a ancho de banda, planitud de respuesta de frecuencia y distorsión armónica total (THD). - Análisis de Integridad de Señal e Impairment: Cuantificar y mitigar impairments eléctricos, incluyendo I/Q Skew, I/Q Gain Imbalance y Phase Noise a nivel de package y ball. - Cumplimiento e Interoperabilidad: Asegurar que las interfaces host-side cumplan con los estándares OIF-CEI y IEEE 802.3, manteniendo al mismo tiempo la adherencia a las especificaciones internas de alto rendimiento para la linealidad line-side. - Debugging Avanzado: Realizar análisis de causa raíz para fallas a nivel de sistema donde degradaciones eléctricas (ej. reflexiones, crosstalk o ruido de fuente de alimentación) impacten la calidad de la constelación óptica y el Error Vector Magnitude (EVM). - Desarrollo de Automatización: Arquitectar frameworks de automatización basados en Python para pruebas complejas de "sweep", incluyendo extracción de S-parameter y análisis de margen de enlace VSR/XSR. Competencias Técnicas y Requisitos: Host-Side SerDes & Modulación - Dominio de Señalización: Conocimiento experto de señalización PAM4, incluyendo Gray mapping y distribución de errores MSB/LSB. - Ecualización: Profunda competencia en la optimización de filtros adaptativos (FFE, CTLE y DFE) y comprensión de su impacto en la relación señal/ruido (SNR). - Modulación Avanzada (Deseable): Experiencia con modulación PAM de orden superior (ej. PAM6, PAM8) o esquemas de señalización experimental para arquitecturas 224G+ es muy deseable. - Análisis de Jitter: Capacidad a nivel experto para descomponer jitter (RJ, DJ, BUJ) y analizar curvas de bathtub. Line-Side & High-Speed Analog - Métricas de Convertidores: Experiencia validando el rendimiento de ADC/DAC de alta velocidad, incluyendo número efectivo de bits (ENOB), SFDR y sampling jitter. - Análisis de Dominio de Frecuencia: Dominio del análisis de S-parameter ($S_{11}, S_{21}, S_{22}$) y TDR para identificar desajustes de impedancia en la transición DSP-to-Package-to-Module. - Linealidad Line-Side: Capacidad para medir y optimizar la linealidad de la ruta de transmisión de alta velocidad para minimizar penalizaciones en modulación óptica QAM de alto orden. Instrumentación y Herramientas - Hardware de Laboratorio: Operación experta de Osciloscopios Real-Time/Sampling de 110GHz+, Bit Error Rate Testers (BERTs), Vector Network Analyzers (VNAs) y High-Speed AWGs. - Software/Scripting: Habilidades avanzadas en Python (NumPy, Pandas, PyVISA) para control automatizado de instrumentos y análisis de datos a gran escala. Qué aportarás: - Educación: Título de Grado o Maestría en Ingeniería Eléctrica (Doctorado enfocado en High-Speed I/O o diseño Mixed-Signal es un plus). - Experiencia: 5+ años en validación de hardware de alta velocidad o DVT, con un enfoque específico en Coherent Optical o ASICs de redes de alto rendimiento. - Conocimiento del Dominio: Sólida comprensión de cómo el rendimiento eléctrico line-side (ej. limitaciones de ancho de banda o no linealidad) se traduce en métricas ópticas como OSNR penalty. Rango Salarial $150,000 - $250,000 Base Anual La oferta final se determinará en función de las habilidades, experiencia, calificaciones y ubicación relacionadas con el puesto.

Responsabilidades

• Liderar la validación post-silicio de SerDes multi-lane (112G/224G)
• Validar la interfaz analógica de alta velocidad entre el DSP y el Front End Óptico (OFE)
• Cuantificar y mitigar impedimentos eléctricos
• Asegurar el cumplimiento de estándares
• Realizar análisis de causa raíz para fallos a nivel de sistema
• Arquitectar frameworks de automatización basados en Python

Skills requeridas

Trabajos similares

Más ofertas de Celero Communications, Inc.